首页> 外文OA文献 >A New Recursive Multibit Recoding Algorithm for High-Speed and Low-Power Multiplier

【2h】

A New Recursive Multibit Recoding Algorithm for High-Speed and Low-Power Multiplier

机译：高速低功耗乘法器的一种新的递归多位编码算法

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
A. K. Oudjida; N. Chaillet; A. Liacha; M. L. Berr;
展开▼
作者单位

展开▼
年度 2012
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. A New Recursive Multibit Recoding Algorithm for High-Speed and Low-Power Multiplier [J] . Abdelkrim K. Oudjida, Nicolas Chaillet, Ahmed Liacha, Journal of Low Power Electronics . 2012,第5期

机译：高速低功耗乘法器的一种新的递归多位编码算法
2. A New High Radix-2~r (r ≥ 8) Multibit Recoding Algorithm for Large Operand Size (N ≥ 32) Multipliers [J] . Abdelkrim K. Oudjida, Nicolas Chaillet, Mohamed L. Berrandjia, Journal of Low Power Electronics . 2013,第1期

机译：大操作数（N≥32）乘法器的一种新的High Radix-2〜r（r≥8）多位记录算法
3. A New High Radix-2~r (r≥8) Multibit Recoding Algorithm for Large Operand Size (N≥32) Multipliers [J] . A.K. Oudjida, N. Chaillet, M.L. Berrandjia, Computer architecture news . 2012,第4期

机译：大操作数（N≥32）乘法器的高基数2〜r（r≥8）多位新编码算法
4. A novel multiplier recoding technique and its application to the development of a high-speed parallel online multiply-accumulate architecture [C] . Natter, W.G., Nowrouzian, . 2001

机译：一种新颖的乘法器重新编码技术及其在高速并行在线乘法累加体系结构开发中的应用
5. A High-Speed Low-Power Modulo 2(n)+1 Multiplier Design Using Carbon-Nanotube Technology. [D] . Qi, He. 2012

机译：使用碳纳米管技术的高速低功耗模2（n）+1乘法器设计。
6. A Low-Power Time-Division-Multiplexed Vector Matrix-Multiplier for a Vestibular Prosthesis [O] . Hakan Töreyin, Pamela T. Bhatti -1

机译：一种用于前庭假体的低功耗时分多路复用矢量矩阵乘法器
7. A new recursive multibit recoding algorithm for high-speed an low-power multiplier. [O] . K. Oudjida Abdelkrim, Chaillet Nicolas, Liacha Ahmed, 2012

机译：一种用于高速低功耗乘法器的新的递归多位重新编码算法。

A New Recursive Multibit Recoding Algorithm for High-Speed and Low-Power Multiplier

著录项

引文网络

相似文献

相关主题

期刊订阅